

Análise da eficiência energética dos processadores ARM*

Daniel A. G. de Oliveira¹, Edson L. Padoin^{1,2}, Renan F. Pires¹, Philippe O. A. Navaux¹

¹Universidade Federal do Rio Grande do Sul (UFRGS) - Porto Alegre - RS - Brasil

²Universidade Reg. do Noroeste do Estado do Rio G. do Sul (UNIJUI) - Ijuí - RS - Brasil

{dagoliveira, elpadoin, rfpieres, navaux}@inf.ufrgs.br

1. Introdução

Os atuais sistemas de HPC têm acelerado resultados de desafios cada vez maiores e mais complexos que até então eram impossíveis de serem simulados computacionalmente [Pawlowski 2010]. Para atender esta demanda crescente de processamento, novos equipamentos estão sendo projetados almejando escalas de exaflop/s de processamento [Younge et al. 2010] [Barker et al. 2009]. Porém, um dos grandes desafios para construção destes sistemas é o fornecimento energético, já que estes sistemas poderão demandar fornecimento de energia na ordem de GigaWatts, o que tornaria qualquer projeto insustentável ecológica e economicamente [Wehner et al. 2009] [Dong et al. 2010]. Considerando tal problema, este trabalho visa analisar a eficiência energética dos processadores ARM que atualmente vêm ganhando atenção na comunidade de HPC.

2. Trabalhos Relacionados

Com o objetivo de melhorar a eficiência energética, várias pesquisas tem sido desenvolvidas. No *Barcelona Supercomputing Center* (BSC) está sendo implementado o projeto *Mont Blanc Zero*, este que será o primeiro sistema de HPC a utilizar processadores ARM e, segundo projeto, terá um desempenho de 200 petaflop/s com um consumo de 10 MW [Valero 2011].

Com o mesmo intuito, o projeto *Blue Waters* que está sendo implementado no *National Center for Supercomputing Applications* (NCSA) da Universidade de Illinois, tem como limite um consumo energético de 15 MW para um desempenho de 10 petaflop/s [Kogge 2011].

3. Experimentos e Resultados

Para mensurar o desempenho dos sistemas computacionais são utilizados *benchmarks*. O *High-Performance Linpack* (HPL), desenvolvido por Jack Dongarra, é um dos *benchmarks* mais conhecidos, sendo também utilizado na construção da lista Top500 [Dongarra 1979].

Para analisar o desempenho das duas arquiteturas de teste foi utilizado o HPL versão sequencial. A primeira arquitetura é uma placa *Beagle Board* com um processador ARM cortex-A8 de 600 MHz e a segunda, um servidor com processador Intel XEON E5530 de 2,4 GHz. Para mensurar o consumo energético da arquitetura com ARM foi utilizado um analisador de energia Dranetz modelo 4300 e na arquitetura com processador XEON os dados foram capturados via IPMI. Na Tabela 1 são apresentados os resultados da execução do *benchmark Linpack* sequencial nos equipamentos.

*Trabalho parcialmente apoiado por CNPq, CAPES e FAPERGS.

Tabela 1. Resultados das execuções nas arquitetura

	CPU	ARM
Tempo de execução (segundos)	8	135
Consumo (watthora)	0,3666	0,0447

Analisando a Tabela 1 é possível perceber que na execução do *Linpack* no ARM houve um consumo energético 8,2 vezes menor que na execução na CPU. No entanto, o tempo de execução no ARM foi cerca de 16,9 vezes maior se comparado com o tempo de execução da CPU. Para viabilizar a utilização do ARM, dadas as necessidades de desempenho em HPC, seria necessário a paralelização do problema e a execução do mesmo em 17 ou mais processadores ARM considerando um *speed-up* próximo do ideal.

Com a execução do *Linpack* sequencial no ARM, obteve-se 23,56 MFlop/s. Considerando que o consumo de pico deste equipamento é de 1,1930 W, obtem-se uma eficiência energética de 19,75 MFlops/W, valor este muito próximo ao último sistema relacionado na lista Green500. A eficiência energética da arquitetura dois não foi relacionada neste trabalho em função dela ser multicore e o *benchmark* utilizado ser sequencial.

4. Conclusão e Trabalhos Futuros

Esse artigo apresentou uma comparação do tempo de execução e do consumo energético em diferentes arquiteturas. A partir da análise dos resultados é possível observar uma potencial melhoria da eficiência energética nos sistemas compostos de processadores ARM. Como trabalhos futuros será executado o HPL paralelo em um cluster com processadores ARM cortex-A9 e analisado o custo de comunicação na execução paralela deste *benchmark*.

Referências

- Barker, K., Davis, K., Hoisie, A., Kerbyson, D., Lang, M., Pakin, S., and Sancho, J. (2009). Using performance modeling to design large-scale systems. *IEEE Computer*, 42(11):42–49.
- Dong, Y., Chen, J., and Tang, T. (2010). Power measurements and analyses of massive object storage system. In *2010 10th IEEE International Conference on Computer and Information Technology (CIT 2010)*, pages 1317–1322. IEEE.
- Dongarra, J. (1979). *LINPACK: users' guide*. Number 8. Society for Industrial Mathematics.
- Kogge, P. (2011). The tops in flops. *Spectrum, IEEE*, 48(2):44–50.
- Pawlowski, S. S. (2010). Exascale science: the next frontier in high performance computing. In *The 24th International Conference on Supercomputing (ICS), 2010*, page 1.
- Valero, M. (2011). Towards exaflop supercomputers. *Conference Center of the University of Patras - High Performance Computing Academic Research Network (HPC-net)*.
- Wehner, M., Oliner, L., and Shalf, J. (2009). A real cloud computer. *Spectrum, IEEE*, 46(10):24–29.
- Younge, A., von Laszewski, G., Wang, L., Lopez-Alarcon, S., and Carithers, W. (2010). Efficient resource management for cloud computing environments. In *International Conference on Green Computing*, pages 357–364. IEEE.