Integração de um núcleo FemtoJava com uma pilha de comunicação para a concepção de um cluster baseado em FPGAs

Alexandra de Aguiar, Fabiano Kist, Tatiana dos Santos,
Cristiano Both, Márcio Kreutz, Rafael dos Santos

{aaguiar, fabianokist}@mx2.unisc.br, tatiana@inf.ufrgs.br, {cboth, kreutz, rsantos}@unisc.br
Universidade de Santa Cruz do Sul - UNISC

Introdução

Técnicas que efetivamente aumentem desempenho são cada vez mais necessárias na resolução de problemas científicos que não encontram em um PC a capacidade de processamento suficiente. Assim, o uso de processamento paralelo tem sido objeto de vários estudos e a utilização de agregados vem sendo considerada bastante atrativa e possibilita a obtenção de processamento distribuído a um custo relativamente baixo [DE ROSE(2003)].

É comum, entretanto, que muitas dessas aplicações utilizem apenas uma pequena parte do vasto conjunto de instruções de um processador de propósito geral, comumente usado como nó de um *cluster* tradicional. Uma alternativa para esse problema é o uso da computação embarcada cujos dispositivos realizam tarefas específicas atendendo aos requisitos de uma aplicação e suas funcionalidades em um único *chip* [ITO(2000)].

No entanto, a computação embarcada tipicamente utilizada em sistemas modernos emprega processadores otimizados que executam sequencialmente uma dada aplicação. Em muitos casos, seria especialmente interessante distribuir essa aplicação embarcada. Assim, este trabalho tem como objetivo o desenvolvimento de um nodo para um agregado de FPGAs através da integração de duas estruturas distintas em um único bloco. A primeira - o microcontrolador FemtoJava - possibilita a execução de uma aplicação de algoritmos genéticos distribuídos. Já a segunda - uma pilha de comunicação - é responsável pela troca de informações entre os nodos possibilitando a distribuição da aplicação alvo.

Pilha de comunicação

A pilha de comunicação utilizada no presente trabalho foi implementada originalmente por [SUTTON(2001)] e desenvolvida utilizando a linguagem VHDL. Além disso, possui suporte a taxas de transferência de 10Mb/s além de operar em modo *full duplex*. O protocolo responsável pela troca de mensagens entre os nodos é o UDP.

Microcontrolador FemtoJava e a ferramenta SASHIMI

A ferramenta SASHIMI é um ambiente voltado para síntese de microcontroladores especificados na linguagem Java. O sistema foi proposto em [ITO(2000)] e sua principal

característica é a possibilidade de extração automática de um subconjunto de instruções Java para a geração de um microcontrolador adaptado.

Os microcontroladores FemtoJava produzidos pelo SASHIMI são uma ótima alternativa para a concepção de sistemas embarcados, uma vez que oferecem uma maneira automatizada de criar microcontroladores específicos. Além disso, o microcontrolador FemtoJava foi concebido para adaptação e síntese da sua descrição VHDL em FPGA.

Integração Intranodo

A integração entre a pilha de comunicação e o microcontrolador FemtoJava foi realizada através da utilização de máquinas de estados responsáveis pela sincronização das operações. Para o recebimento de uma determinada informação através da rede cabe a uma das máquinas de estados enviar uma interrupção ao microcontrolador FemtoJava assim que receber esse dado. Essa sinalização faz com que o microcontrolador realize a leitura de uma fila FIFO que contém tal informação. Já para a operação de envio cabe ao microcontrolador acionar uma outra máquina de estados sinalizando que deseja enviar uma determinada informação através da rede. Além disso, o microcontrolador também deve escrever o dado que deseja enviar em uma outra fila FIFO. A máquina de estados se encarrega de informar à pilha que existe uma informação a ser enviada. A pilha procede com a leitura da informação na fila FIFO e faz o encapsulamento dos dados enviando-os através da rede. Uma completa descrição da interface de integração e comunicação de nodos através da pilha pode ser encontrada em [DE FREITAS(2005)].

Conclusão

Através da integração de um microcontrolador FemtoJava com uma pilha de comunicação será realizada a concepção de um *cluster* de FPGAs que possuam uma boa relação custo / benefício. A aplicação teste para este agregado é advinda da área farmacológica e utiliza algoritmos genéticos. Por fim, a concepção de um agregado de dispositivos reconfiguráveis permite uma expansão no número de pesquisas relacionadas a essas estruturas resultando em novas alternativas para o uso de processamento paralelo/distribuído.

Referências

[DE FREITAS(2005)] DE FREITAS, J. P. **Integração em FPGA de um microcontrolador FemtoJava com uma Pilha TCP/IP**. [S.l.]: Universidade de Santa Cruz do Sul - Trabalho de Conclusão de Curso, 2005.

[DE ROSE(2003)] DE ROSE, C.; NAVAUX, P. Arquiteturas Paralelas. 2003.

[ITO(2000)] ITO, S. A. **Projeto de Aplicações Específicas com Microcontroladores Java Dedicados**. 2000. Dissertação - PPGCC da UFRGS.

[SUTTON(2001)] SUTTON, P. **VHDL XSV Board Interface Projects**. Disponível por WWW em http://www.itee.uq.edu.au/ peters/xsvboard/. 2001.